Проектирование комбинационной схемы проверки четности 2-х байтовой посылки

Сконструировать комбинационную схему проверки на четность 2-х байтовой посылки.Осциллограммы схемы для проверки четности 2-х байтовой посылки.Рис.2.5 Схема приемника 2-х байтовой посылки.Для проверки схемы подадим на входы А и В сигналы и 1.В зависимости от результатов проверки посылка идет на запись либо нет.Схему выполнить в базисе ТТЛ, используя изоляцию V канавками.Для упрощения задачи будем выполнять проверку по частям, проверяя разряды попарно.Логическая схема элемента, выполняющего функцию исключающее или представлена на рис.Схему можно посторить на элементах И-не и инверторах.Структура схемы на рис.